M8061A去加重復(fù)用器主要特性與技術(shù)指標(biāo)
• 可將 J-BERT N4903B 碼型發(fā)生器的數(shù)據(jù)速率擴(kuò)展至 28.4 Gb/s
• 針對(duì) 8 分接調(diào)節(jié)正向和反向去加重（可選）
• 適合共模和差模的內(nèi)部干擾疊加
• 不影響由 J-BERT 生成的抖動(dòng)
• 可添加時(shí)鐘/2 抖動(dòng)
• 電氣空閑
• 通過(guò) USB 在 J-BERT N4903B 用戶(hù)界面上進(jìn)行控制
M8061A去加重復(fù)用器描述
研發(fā)和測(cè)試工程師在表征串行接口時(shí)，可使用配有去加重選件的 M8061A 2:1 多路復(fù)用器，將 J-BERT N4903B 碼型發(fā)生器的數(shù)據(jù)速率擴(kuò)展至 28.4 Gb/s。M8061A 提供已校準(zhǔn)的 4 分接去加重（可擴(kuò)展至 8 分接）、內(nèi)置干擾疊加和時(shí)鐘/2 抖動(dòng)注入，可獲得***的接收機(jī)表征結(jié)果。M8061A 是一個(gè) 2 插槽 AXIe 模塊，通過(guò) USB 在 J-BERT 用戶(hù)界面上進(jìn)行控制。
M8061A 的應(yīng)用示例：
• 光收發(fā)信機(jī)，例如 100GBASE-LR4、-SR4 和 -ER4，32G 光纖通道
• SERDES 和芯片間接口，例如 OIF CEI
• 背板、電纜，例如 100GBASE-KR4、-CR4
• 下一代計(jì)算機(jī)總線，例如 PCI Express ® 4
使用 8 分接來(lái)仿真發(fā)射機(jī)去加重
不少多千兆位串行接口使用發(fā)射機(jī)去加重，旨在補(bǔ)償使用（在發(fā)射機(jī)和接收機(jī)端口之間）印刷電路板或電纜傳輸電信號(hào)時(shí)引起的信號(hào)質(zhì)量下降。研發(fā)和測(cè)試工程師在實(shí)際條件和*壞情況下表征接收機(jī)端口時(shí)，需要使用碼型發(fā)生器和可調(diào)的 4 分接去加重，以便**地仿真發(fā)射機(jī)去加重。M8061A 可與 J-BERT N4903B 結(jié)合使用，如下所示。
圖 1 中的文字：該設(shè)置顯示了如何使用 M8061A 和 J-BERT N4903B 以高達(dá) 28.4 Gb/s 的速率進(jìn)行發(fā)射機(jī)去加重仿真。（4 分接去加重能力，1 個(gè)前光標(biāo)和 2 個(gè)后光標(biāo)）
利用去加重技術(shù)對(duì)測(cè)試設(shè)置和夾具所引起的信號(hào)質(zhì)量下降進(jìn)行去嵌入
*大程度地降低測(cè)試環(huán)境帶來(lái)的影響是一項(xiàng)艱巨的任務(wù)，特別是在比特率超過(guò) 20 Gb/s 時(shí)。為了對(duì)電纜、測(cè)試夾具、適配器等引起的信號(hào)質(zhì)量下降進(jìn)行去嵌入，通常會(huì)使用去加重技術(shù)。M8061A 是**具備 8 分接去加重能力和 28.4 Gb/s 數(shù)據(jù)速率的儀器，能夠**地補(bǔ)償信號(hào)質(zhì)量下降。
PCI Express 是 PCI-SIG 的注冊(cè)商標(biāo)
